EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : JP6029405 PUBLICATION DATE : 04-02-94 APPLICATION NUMBER : JP920207318 APPLICATION DATE : 10-07-92

VOL: 18 NO: 238 (E - 1544)
AB. DATE : 06-05-1994 PAT: A 6029405
PATENTEE : MITSUBISHI ELECTRIC CORP

PATENT DATE:04-02-1994

INVENTOR : MAEKAWA KAZUYOSHI

INT.CL: H01L21/90; H01L21/28;

H01L21/3205

TITLE : MANUFACTURE OF SEMICONDUCTOR

DEVICE

ABSTRACT: PURPOSE: To fabricate a semiconductor device so that a connecting hole section of the semiconductor device can be buried in an Al metallic film and so that a highly accurate photolithographic overlaying can be realized.

CONSTITUTION: After a high temperature sputtering method or a bia sputtering method at a substrate heating temperature of 400-600 deg.C or at lower than 300 deg.C is applied to Al metal to fabriacte an Al metallic film 6 on the surface of the substrate of a semiconductor device including a connecting hole of the semiconductor device, the Al metallic film 6 is heated again at 400-600 deg.C for reflow to form the Al metallic film 6, followed by forming an Al metallic film 7 for the second step at a substrate heating temperature of lower than 200 deg.C. Since the aforementioned processing can make the grain size of the metallic film formed on the upermost layer smaller, the surface homology of the metallic film can be enhanced, light scattering in the alignment mark section can be prevented, and the accuracy of photolithographic overlaying can be enhanced.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開客号 特開平6-29405

(43)公開日 平成6年(1994)2月4日

(51) Int.Cl.6

識別記号

庁内整理番号

技術表示箇所

H01L 21/90 21/28

21/3205

C 7514-4M

7514-4M

301 L 9055-4M

H01L 21/88

FΙ

N

審査請求 未請求 請求項の数10(全 7 頁)

(21)出顧番号

特顧平4-207318

(22)出願日

平成4年(1992)7月10日

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 前川 和養

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(74)代理人 弁理士 早瀬 憲一


(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【目的】 半導体装置の接続孔部をA1系金属膜により 埋め込み、かつ写真製版時精度の良い重合わせができる ようにする。

【構成】 半導体装置の接続孔部を含む基板表面上に、 基板加熱 $400\sim600$ ℃の高温スパッタ法又はパイア ススパッタ法により、あるいは基板加熱 300 ℃以下に て成膜した後、 $400\sim600$ ℃に加熱してリフローさ せることにより、A1 系金属膜 6 を形成した後、第2ス テップのA1 系金属配線膜 7 を基板加熱 300 ℃以下に て形成する。

【効果】 最上層の金属膜のグレインを小さくすることにより、表面モホロジーを良くし、アライメントマーク部での光の散乱を防止し、写真製版時の重ね合わせ精度を向上する。



乙膏剪彩鞭

4 接鞭孔

5:アライメントマーク部

6:第1のAL系会異配線

7:第2のAl系金属配線

【特許請求の範囲】

【請求項1】 金属配線の接続のための接続孔を有する 半導体装置を製造する方法において、

第1のA1系金属配線を基板加熱温度400~600℃での高温スパッタ法、またはパイアススパッタ法により上記接続孔およびアラインメントマーク部を埋め込んで形成する工程と、

その上に第2のA1系金属配線を基板加熱温度室温以上 200℃以下にて成膜する工程とを含むことを特徴とす る半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法に おいて、

上記第1、第2のA1系金属はA1に0. $1\sim10$ wt %のSi, Cu, Pb, Sc, Ge, Tiを添加した2元系合金、またはこれらの元素を2元素以上各元素につき0. $1\sim10$ wt %の範囲で添加した多元系合金であることを特徴とする半導体装置の製造方法。

【請求項3】 請求項1記載の半導体装置の製造方法に おいて、

上記第1のA1系金属配線を形成する工程を、該第1の 20 A1金属配線を基板加熱温度室温以上300℃以下にて成膜した後、400~600℃で基板を加熱し該金属配線をリフローすることにより接続孔を埋め込む工程としたことを特徴とする半導体装置の製造方法。

【請求項4】 金属配線の接続のための接続孔を有する 半導体装置を製造する方法において、

第1のA1系金属配線を基板加熱温度400~600℃での高温スパッタ法、またはパイアススパッタ法により上記接続孔およびアラインメントマーク部を埋め込んで形成する工程と、

その上にA1以外の金属膜を基板加熱温度室温以上50 0℃以下にて形成する工程とを含むことを特徴とする半 導体装置の製造方法。

【請求項5】 金属配線の接続のための接続孔を有する 半導体装置を製造する方法において、

第1のA1系金属配線を基板加熱温度400~600℃での高温スパッタ法、またはパイアススパッタ法により上記接続孔およびアラインメントマーク部を埋め込んで形成する工程と、

その上にA1以外の金属膜を基板加熱温度室温以上50 40 0℃以下にて形成する工程と、

その上に第2のA1系金属配線を基板加熱温度室温以上 200℃以下にて成膜する工程とを含むことを特徴とす る半導体装置の製造方法。

【請求項6】 請求項4または5に記載の半導体装置の 製造方法において、

上記A1以外の金属膜はTi、W, Ta、Mo, Ni, Cuあるいはその窒化物, 硫化物, 炭化物, またはケイ 化物であることを特徴とする半導体装置の製造方法。 製造方法において、

上記Cu系金属はCuに $0.1\sim10w$ t%のSi, Cu, Pb, Sc, Ge, Tiを添加した2元系合金、またはこれらの元素を2元素以上各元素につき $0.1\sim10w$ t%の範囲で添加した9元系合金であることを特徴とする半導体装置の製造方法。

2

【請求項8】 金属配線の接続のための接続孔を有する 半導体装置を製造する方法において、

第1のA1系金属配線を基板加熱温度400~600℃ での高温スパッタ法、またはパイアススパッタ法により 上記接続孔およびアラインメントマーク部を埋め込んで 形成する工程と、

上記第1のA1系金属配線をエッチパックし、上記接続 孔部及びアライメントマーク部のみに上記第1のA1系 金属配線を残す工程と、

その上に第2のA1系金属膜を基板加熱温度室温以上300℃以下にて、またはCu系金属膜を基板加熱温度室 温以上500℃以下にて形成する工程とを含むことを特 徴とする半導体装置の製造方法。

【請求項9】 請求項8記載の半導体装置の製造方法に おいて.

上記Cu系金属はCuに $0.1\sim10$ wt%のSi, Cu, Pb, Sc, Ge, Tiを添加した2元系合金、またはこれらの元素を2元素以 L名元素が $0.1\sim10$ wt%となる範囲で添加した9元系合金であることを特徴とする半導体装置の製造方法。

【請求項10】 請求項1ないし9のいずれかに記載の 半導体装置の製造方法により製造されることを特徴とす る半導体装置。

30 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置およびその製造方法に関し、特に半導体装置の金属配線用の接続 れの形成時にアライメントずれをおこさずにカパレッジ 良く接続孔を形成することのできる半導体装置およびそ の製造方法に関するものである。

[0002]

【従来の技術】従来のこの種の半導体装置において金属 配線の接続のための接続孔を形成する際には、高温スパ の ッタ法あるいはパイアススパッタ法にて接続孔をカパレ ッジ良く埋めこんでいたが、写真製版時のアライメント マークの寸法と同程度までAIのグレインが成長する と、アライメントずれが大きくなり、かさね合わせのず れが大きくなっていた。

[0003] 従来の半導体装置の製造方法を図によって 説明する。図5は従来の半導体装置の接続孔部、及びア ライメントマーク部の断面を示す模式図である。同図に おいて、1はSi基板または下層配線を示し、2はこの 上に形成された層間絶縁膜、4は上記層間絶縁膜2に設

込んで形成されたAI系金属配線、5はアライメントマ 一ク部である。

【0004】次に、従来の半導体装置の製造方法につい て説明する。接続孔4を有するSi半導体基板1上に、 基板加熱を400~600℃程度で行いながら行う高温 スパッタ法、あるいは基板にパイアスをかけながら行う。 バイアススパッタ法により、A 1 系金属膜 3 を接続孔 4 を埋め込んで形成する。この際、AI系金属膜3はアラ イメントマーク部5内にも形成されるが、該AI系金属 0 μm程度の大きさとなっている。

[0005]

【発明が解決しようとする課題】従来の金属配線用の接 統孔を有する半導体装置は以上のように製造されてお り、アライメントマーク部5においてもAI系金属膜3 のA1のグレインは大きくなっており、アライメントマ 一ク部5の表面が粗れ、アライメントマークの境界で光 の散乱が起きることによって該境界の位置を確定するこ とができず、かさね合わせのずれが起きるといった問題 があった。

【0006】この発明は上配のような問題点を解消する ためになされたもので、接続孔部をAI系金属膜にて埋 め込めるとともに、アライメントマーク部の境界での光 の散乱がなく、精度良くアライメントを行うことのでき る半導体装置の製造方法を得ることを目的としており、 さらにこの製造方法により得られる半導体装置を提供す ることを目的とする。

[0007]

【課題を解決するための手段】この発明に係る半導体装 置の製造方法は、第1のAl系金属配線を400~60 30 0℃の基板加熱を行いながら行う高温スパッタ法、また はパイアスをかけながら行うパイアススパッタ法により 接続孔およびアラインメントマーク部を埋め込んで形成 する工程と、その上に第2のA1系金属配線を室温以上 200℃以下の温度にて成膜する工程とを含むものとし たものである。

【0008】また第1のA | 系金属配線を400~60 0℃の基板加熱を行いながら行う高温スパッタ法、また はパイアススパッタ法により接続孔およびアラインメン トマーク部を埋め込んで形成する工程と、その上にAl 以外の金属膜を室温以上500°以下の温度で形成する 工程とを含むものとしたものである。

【0009】また第1のA1系金属配線を400~60 0℃の基板加熱を行いながら行う高温スパッタ法、また はバイアススパッタ法により接続孔およびアラインメン トマーク部を埋め込んで形成する工程と、その上にAI 以外の金属膜を室温以上500°以下の温度で形成する 工程と、その上に第2のA1系金属配線を室退以上20

【0010】また第1のA1系金属配線を400~60 0℃の基板加熱を行いながら高温スパッタ法またはパイ アススパッタ法により接続孔およびアラインメントマー ク部を埋め込んで形成する工程と、上記第1のA1系金 属配線をエッチパックし、接続孔部及びアライメントマ ーク部のみに上記第1のA1系金属配線を残す工程と、 その上に第2のAI系金属膜を室温以上300°以下に て、またはС u 系金属膜を室温以上500℃以下にて形 成する工程とを含むものとしたものである。またこの発 膜 3 中の A 1 のグレインは大きく成長しており、 $3\sim 1$ 10 明にかかる半導体装置は、上記いずれかの製造方法によ り製造されるものである。

[0011]

【作用】この発明における半導体装置およびその製造方 法では、接続孔部を第1のA1系金属膜により埋め込み カバレッジを改善するとともに、その上に形成する第2 のA1系金属膜またはA1以外の金属膜あるいはCu系 金属膜のグレインが小さくなるため該金属膜の表面モホ ロジーが良く、アライメントマーク部の境界での光の散 乱がなくなり、その境界が明確となるため、写真製版時 20 のアライメントずれを防止でき、アライメント精度を大 きく向上できる。

[0012]

40

【実施例】以下、本発明の実施例を図について説明す る.

実施例1.図1はこの発明の一実施例による半導体装置 の製造方法を示す。図1において、1はSi基板または 下層配線であり、2はこの上に形成された層間絶縁膜、 4は上記層間絶縁膜2に設けられた接続孔、5はアライ メントマーク部、6は第1ステップにて層間絶縁膜2上 に接続孔4及びアライメントマーク部5を埋め込んで形 成した第1のA1系金属配線、7はその上に第2ステッ プにて形成した第2のA1系金属配線である。ここで、 上記A1系金属配線膜6,7としては、Alに0.1~ 10wt%のSi、Cu、Pd、Sc、Ge、Ti等を 添加した2元系合金、又はこれらの元素を2元素以上各 元素が0.1~10wt%となる範囲で添加した多元系 合金を用いることができる。また、第1ステップと第2 ステップのA1系金属膜6,7の組成は異なっていても よいものである。

【0013】次に製造方法について説明する。図1にお いて、第1ステップのA1系金属配線6を、400~6 00℃の基板加熱を行いながら行う高温スパッタ法によ り、又は基板にバイアスをかけながら行うパイアススパ ッタ法により、AIをスパッタして形成すると、接続孔 4 およびアラインメントマーク部5を埋め込んで上記A 【系金属配線6が形成される。このA L 系金属配線6の 膜厚は層間絶縁膜2上の部分で1000~5000オン グストロームが望ましい。次にその上に第2ステップの

 $0 \sim 5 0 0 0$ オングストロームの膜厚に形成すると、該 加熱温度が低いことにより、小さいグレインの上記A1 系金属配線7が形成される。これにより層間絶縁膜2上 で約5000オングストローム~1μmの金属配線を得 ることができる.

【0014】このように第1, 第2のA1系金属配線膜 6、7を2ステップに分けて形成するようにすると、先 ず第1のステップにおける第1の配線膜6の形成を、4 00~600℃での高温スパッタあるいはパイアススパ ッタによっていることから、第1の配線膜6のグレイン 10 は大きいが、スパッタされたAlが基板上を移動するこ とによって接続孔4およびアライメントマーク部5の凹 部を埋め込んで、即ちカバレッジ良く、該配線膜6を形 成することができる。そして、その上の第2のA 1 系金 属膜7はこれの成膜時の基板加熱温度が200℃以下と 低いことによって、該金属膜にはグレインの小さい膜を 形成することができる。このため、該金属膜7の表面モ ホロジーは大きく改善され、図1中の、アライメントマ 一ク部5におけるA1グレインの粗れは少なくなり、ア ライメントマーク部5での光の散乱がなくなり、その境 20 界が明確になることによって精度良くアライメントを行 うことが可能となる。

【0015】実施例2. なお上記実施例1においては、 第1ステップの金属配線膜6の形成は、400~600 ℃の基板加熱を行いながらの高温スパッタ法、又はパイ アススパッタ法により行うものとしたが、本実施例2 は、この第1ステップの金属配線膜6の形成を、基板加 熟温度室温以上300℃以下にて第1のAl系金属配線 6 を成膜した後、400~600℃に基板を加熱して該 金属配線をリフローすることにより行うようにしたもの 30 ススパッタ法にて5000以下のオングストロームの膜 で、上記300℃以下のスパッタのみではカパレッジ良 く配線を形成することはできないが、400~600℃ でのリフローを行うことにより、図1中の接続孔4およ びアライメントマーク部5を、カパレッジ良く埋め込む 方法をとったものである。ここで、Al系金属配線膜 6, 7としては、上記実施例1と同様、A1に0.1~ 10wt%程度のSi、Cu、Pd、Sc、Ge、Ti 等を添加した2元系合金、又はこれらの元素を2元素以 上各元素につき0.1~10wt%の範囲で添加した多 元系合金を用いることができる。また、第1ステップと 第2ステップのA1系金属膜6,7の組成は異なってい てもよいものである。

[0016] 実施例3. 図2は本発明の第3の実施例に よる半導体装置の製造方法を示す、半導体装置の断面模 式図である。図において、図1と同一符号は同一または 相当部分を示し、8はAI以外の金属膜である。

[0017] 上記実施例1では、第1ステップで第1の A 1 系金属膜 6 を形成した後、第2ステップでもやはり 第2のA1系令属膜7を形成したものであるが、これは に第1のA1系金属膜6を1000~5000オングス トロームの膜厚に成膜した後、A1以外の高融点金属8 を基板加熱温度室温以上500°以下にてスパッタ法に より50~1000オングストローム成膜し、その後、 第2ステップで第2のA1系金属膜7を、室温以上20 0℃以下にて同じくスパッタ法により500~5000 オングストロームの膜厚に形成するようにしてもよい。 これにより層間絶縁膜2上で約5000オングストロー ム~1μmの金属配線を得ることができる。 ここで、A l以外の高融点金属は、Ti、W、Ta、Mo、Ni、 Cu、あるいはその窒化物,硫化物,炭化物,またはケ イ化物を用いることができる。

[0018] このような金属膜6,7,8のサンドイッ チ構造をとることにより、第1ステップにて成膜した第 1のA1系金属配線膜6の大きなグレインが、A1以外 の高融点金属8により分断され、その上に成膜した第2 のA1系金属配線膜7のグレインは、下層の大きなグレ イン6に引きずられることなく、小さなグレインとな り、これにより表面モホロジーが良い状態が得られ、ア ライメントマーク部5の境界で光の散乱が起こることが 少なくなるから、写真製版時のアライメントずれを大き く改善することができる。

[0019] 実施例4. 図3は、本発明の第4の実施例 による半導体装置の製造方法を示す、半導体装置の断面 模式図である。図において、図1と同一符号は同一また は相当部分を示し、9はA1以外の金属膜である。

【0020】図3に示す本実施例4においては、第1の A 1 系金属膜 3 を、上記のように 4 0 0 ~ 6 0 0 ℃の基 板加熱を行いながらの高温スパッタ法、あるいはパイア 厚に形成した後、AI以外の金属膜9を室温以上500 ■ 以下の温度で、50~1000オングストローム程度 の膜厚に形成する。これによりやはり層間絶縁膜2上で 約5000オングストローム~1μmの金属配線を得る ことができる。こうした構造とすることにより、最上層 の金属膜 9 にA 1 以外の高融点金属 T i、W、T a、M o、Ni、Cu、あるいはその窒化物,硫化物,炭化 物、またはケイ化物を用いていることによって、金属膜 9 のグレインは小さくなり、表面モホロジーが良い状態 が得られ、その結果アライメントマーク部5での光の散 乱がなくなり、写真製版時のアライメントずれを防止す ることができる。A I 以外の金属膜 9 の形成温度は該金 属膜の材料に応じて上記室温以上500°以下の範囲で そのグレインを小さくできる適宜の温度に設定するのが よい。

[0021] 実施例5. 図4(a) ~(c) は本発明の第5 の実施例による半導体装置の製造方法を示す断面模式図 である。図中、3は第1のA1系金属配線膜、10は該 A1金属配線膜3をエッチバックした後残った第1のA - - いっっかっゃ いいけ附した祭りの

A1系金属配線膜である。

【0022】まず、図4(a) に示すように、接続孔部 4、アライメントマーク部5を形成したSi基板1上 に、第1のA1系金属配線膜3を、400~600℃の 基板加熱を行いながらの高温スパッタ法、あるいはパイ アススパッタ法により、接続孔部4およびアライメント マーク部5を埋め込んで形成する。又は、基板加熱温度 室温以上300℃以下でA1系金属膜3を形成した後、 400~600℃の温度にて該A1系金属膜3をリフロ 一させる方法によって形成する。

【0023】次に図4(b) に示すように、等方性又は異 方性エッチングを行い、接続孔部4、アライメントマー ク部5以外の第1のAI系金属膜3をエッチバックする ことにより除去し、接続孔部4, アライメントマーク部 5のみに第1のA1系金属膜10を残す。

【0024】更に、その上に図4(c) に示すように、第 2のA 1 系金属膜1 1 を基板加熱温度室温以上300℃ 以下にて5000オングストローム~1μmの厚さに形 成する。これによりやはり層間絶縁膜2上で約5000 オングストローム~1μmの金属配線を得ることができ 20 装置の断面を示す模式図である。 る。ここで第2のA1系金属膜11のグレインはできる だけ小さくしたいものであるが、本実施例では該第2の A 1 系金属膜 1 1 を積む面をエッチパックにより平坦に しており、 上記実施例1のようにグレインの大きい第1 のA1系金属膜6の上に直接積む訳ではないので、該金 属膜11の形成温度は300℃以下であれば十分に小さ いグレインを形成できるものである。

【0025】このようにして第2のA1系金属膜11を 形成すると、最上層に形成した第2のA1系金属膜11 のグレインは基板加熱温度が低いことによって小さくな 30 2 層間絶縁膜 り、アライメントマーク部5の境界での光の散乱がなく なることにより写真製版時のアライメントずれを防止す ることができる。

【0026】実施例6. 上記実施例5において、第2の A1系金属膜11に代えて、Cu系金属膜を用いても息 く、この場合は基板加熱温度は室温以上500°以下と すればよい。ここで、Cu系金属膜としては上記AI系 金属膜11の場合と同じ材料を添加したもの、即ち、C u C 0. 1~10wt % o S i, Cu, Pb, Sc, G e, Tiを添加した2元系合金、またはこれらの元素を 40

2元素以上各元素が0.1~10wt%となる範囲で添 加した多元系合金を用いることができる。

[0027]

【発明の効果】以上のようにこの発明によれば、金属配 線膜の形成を2ステップ以上に分けて行うことにより、 カパレッジの良い配線を形成するとともに、A1系金属 膜、又はA1系以外の金属膜等の最上層の金属膜のグレ インが小さくなるようにしたので、最上層の金属膜の表 面モホロジーが良くなり、アライメント時の大きなグレ 10 インによる、アライメントマーク部の境界での光の散乱 がなくなり、これにより精度良くアライメントを行うこ とができ、重ね合せ精度を大きく向上することができる 効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例の製造方法による半導体 装置の断面を示す模式図である。

【図2】本発明の第3の実施例の製造方法による半導体 装置の断面を示す模式図である。


【図3】本発明の第4の実施例の製造方法による半導体

【図4】本発明の第5の実施例の製造方法のリフローを 示す図で、(a) は第1のA1系金属膜を形成した半導体 装置の断面を示す模式図、(b) はエッチバックを行った 半導体装置の断面を示す模式図、(c) はエッチバック後 第2のA1系金属膜を形成した半導体装置の断面を示す **模式図である。**

【図5】従来の半導体装置の断面を示す模式図である。 【符号の説明】

- 1 SI基板又は下層配線
- 3 A] 系金属配線
- 4 接続羽
- 5 アライメントマーク部
- 6 第1のA1系金属配線
- 7 第2のA1系金属配線
- 8 A1以外の金属膜
- 9 A 1 以外の金属膜
- 10 エッチバック後残った第1のA1系金属配線膜
- 11 エッチパック後形成した第2のA1系金属配線膜

11: Tッチパック後形成したAL系会資配装要



(7)

特開平6-29405

[図5]

